

Soluzione della Prova Scritta di Complementi di Elettronica II

3 Settembre 2007

- 1) Il dimensionamento S_n degli n -MOSFETs del primo *gate* GC può essere calcolato imponendo:

$$C_{GC}(C_i) = S_n \times (1 + \varepsilon) C_{M1} = 8.4 fF$$

che fornisce $S_n=2$ per $\varepsilon=\beta'_n/\beta'_p=2.5$. Quindi, per garantire la simmetria dei ritardi di salita e discesa, il dimensionamento dei p -MOSFETs sarà $S_p=5$. Le capacità $C_{GS}(C_O)$ e $C_{GS}(C_i)$ agli ingressi C_O e C_i del *gate* GS sono diverse perchè C_O pilota due transistori mentre C_i ne pilota quattro. Sapendo che i *gate* GS hanno dimensionamento minimo si ha quindi $C_{GS}(C_O)=1 \cdot (1 + \varepsilon) C_{M1}=4.2 fF$ e $C_{GS}(C_i)=2 \cdot C_{GS}(C_O)=8.4 fF$.

Per esprimere il ritardo notiamo che la capacità totale C_X al nodo X vale $C_X=C_{GC1}(C_i) + C_{GS}(C_O) + C_{GS}(C_i)$. La capacità al nodo di uscita vale $C_W+C_{GS}(C_O)$ ed il ritardo complessivo può quindi essere espresso come:

$$t_d = t_{p0} \times \left[g_{GC}(C_i) \frac{C_{GC1}(C_i) + C_{GS}(C_O) + C_{GS}(C_i)}{C_{IN}} + P_{GC} + g_{GC}(C_i) \frac{C_W + C_{GS}(C_O)}{C_{GC1}(C_i)} + P_{GC} \right]$$

dove si è indicato con $C_{IN}=8.4 fF$ la capacità all'ingresso C_i del primo *gate* GC (determinata al punto precedente), mentre $C_{GC1}(C_i)$ è la capacità all'ingresso C_i del secondo *gate* GC dalla quale il ritardo dipende in modo non monotono, come era naturale aspettarsi.

- 2) Il ritardo determinato al punto precedente può essere minimizzato rispetto a $C_{GC1}(C_i)$ minimizzando la corrispondente derivata. Così facendo otteniamo:

$$C_{GC1}(C_i) = \sqrt{C_{IN} (C_W + C_{GS}(C_O))} = 16.8 fF$$

Siccome la capacità di ingresso $C_{GC1}(C_i)$ vale $S_n(GC1) \cdot (1 + \varepsilon) C_{M1}$, ricaviamo subito $S_n(GC1)=4$ e quindi, per garantire la simmetria dei ritardi di salita e discesa, $S_p(GC1)=10$.

Il valore del ritardo ottimo si ottiene sostituendo $C_{GC1}(C_i)=16.8 fF$ nell'espressione del ritardo ricavata al punto (1) e vale $t_p=20.6 t_{p0} \simeq 227 [ps]$.

In base al dimensionamento di GC1 possiamo esprimere il *branching effort* al nodo S :

$$b_X = 1 + \frac{C_{GS}(C_O) + C_{GS}(C_i)}{C_{GC1}(C_i)} \simeq 1.75$$

- 3) Se supponiamo noto $b_X=1.75$ in tutti gli stadi, l'ottimizzazione del circuito per quattro stadi procede in modo *standard* secondo la metodologia del *logical effort*. In particolare avremo $G=[g_{GC}(C_i)]^4=16$ e $B=[b_X]^3=5.36$, inoltre $H=C_W/C_{IN}=3.5$. Il *path effort* è quindi $F=G B H \simeq 300$ ed $\hat{f}=\sqrt[4]{F}=4.16$. Mantenendo fissato il numero di stadi a quattro avremo quindi:

$$C_{GC3}(C_i) = \frac{g_{GC} (C_W + C_{GS}(C_O))}{\hat{f}} = 16.1 fF \quad C_{GC3}(C_i) = \frac{b_X g_{GC} C_{GC2}(C_i)}{\hat{f}} = 13.6 fF$$

$$C_{GC1}(C_i) = \frac{b_X g_{GC} C_{GC2}(C_i)}{\hat{f}} = 11.4 fF$$

Il ritardo può quindi essere calcolato come:

$$T = t_{p0} (4 \hat{f} + 4 P_{GC}) = t_{p0} (4 \hat{f} + 16 P_{inv}) = 35.84 t_{p0} \simeq 394 [ps]$$